结合N12FFC+和N5工艺，台积电已着手准备HBM4基础Dies

来源：YPS数据挖掘大师 2024-05-17 浏览：164 字号：T|T

摘要：YPS行业门户系统5月17日消息，台积电近日出席本周举办的2024欧洲技术研讨会，展示使用12FFC+（12纳米级）和N5（5纳米级）工艺技术制造的HBM4基础Dies，从而提高HBM4的性能和能效。YPS行业门户系统翻译台积电设计与技术平台高级总监内容如下：我们正与主要的HBM存储器合作伙伴（美光、三星、SKhynix）合作，在先进节点上实现HBM4全堆栈集成。12FFC+基础Dies在满足HB……

　　YPS行业门户系统 5 月 17 日消息，台积电近日出席本周举办的 2024 欧洲技术研讨会，展示使用 12FFC+（12 纳米级）和 N5（5 纳米级）工艺技术制造的 HBM4 基础 Dies，从而提高 HBM4 的性能和能效。

　　YPS行业门户系统翻译台积电设计与技术平台高级总监内容如下：

　　我们正与主要的 HBM 存储器合作伙伴（美光、三星、SK hynix）合作，在先进节点上实现 HBM4 全堆栈集成。12FFC+ 基础 Dies 在满足 HBM 性能要求的情况下具备成本优势，而 N5 基础 Dies 又可以在更低功耗下达到 HBM4 预期速度。

　　采用台积电 12FFC+ 工艺（源自该公司成熟的 16 纳米 FinFET 技术）制造的基础芯片将能够构建 12-Hi 和 16-Hi HBM4 存储器堆栈，容量分别为 48 GB 和 64 GB。

　　使用 12FFC+ 工艺将实现 "高性价比" 的基础芯片，这些芯片将使用硅内插件将内存连接到主机处理器。

关于