日本DNP成功绘制2nm及以下工艺所需光掩模图案，出样HighNA兼容光掩模

来源：YPS数据挖掘大师 2024-12-28 浏览：133 字号：T|T

摘要：YPS行业门户系统12月27日消息，DNP大日本印刷当地时间本月12日宣布，成功在其光掩模制品上绘制了支持2nm及以下EUV工艺的精细光掩模图案；同时该企业还完成了支持HighNAEUV光刻的光掩模的初步评估并已向生态合作伙伴出样。YPS行业门户系统注：在现代光刻系统中，光掩模上的“大图案”是在晶圆上的芯片电路“小图案”的模板。DNP在2023年完成了适用于3nm工艺的光掩模开发，而满足2nm及以……

　　YPS行业门户系统 12 月 27 日消息，DNP 大日本印刷当地时间本月 12 日宣布，成功在其光掩模制品上绘制了支持 2nm 及以下 EUV 工艺的精细光掩模图案；同时该企业还完成了支持 High NA EUV 光刻的光掩模的初步评估并已向生态合作伙伴出样。

　　YPS行业门户系统注：

　　在现代光刻系统中，光掩模上的“大图案”是在晶圆上的芯片电路“小图案”的模板。

　　DNP 在 2023 年完成了适用于 3nm 工艺的光掩模开发，而满足 2nm 及以下工艺的光掩模不仅需要在直线图案尺寸上较 3nm 世代产品缩小 20%，也需要在复杂度更为凸显的曲线图案上实现同比例的尺寸压缩。

　　▲ 左侧为直线图案，右侧为曲线图案

　　DNP 此次成功绘制精细图案，意味着其光掩模产品可满足 2nm 及以下名义制程逻辑半导体的生产需求，为更高效逻辑芯片的曝光打下了基础。该企业计划于 2027 财年（起始于同自然年 4 月）实现 2nm 光掩模量产。

　　考虑到 DNP 和 Rapidus 双方的合作关系，DNP 的光掩模新品预计将用于 Rapidus 计划于 2025 年 4 月启动的 2nm 试产线。

关于